小芯片Chiplet夯什么？挑战摩尔定律天花板

大人物(大数据、人工智能、物联网)时代来临，高效能、低功耗、多功能高阶制程芯片扮演重要角色，随着功能增加，芯片面积也越来越大，想降低芯片成本，先进封装技术不可或缺。棘手的是，先进封装技术导入过程中，很可能因为良率不稳定导致成本垫高。另一方面，新功能芯片模块在面积变大之余也要克服摩尔定律(Moore’sLaw)物理极限，在晶体管密度与效能间找到新的平衡。前述两个问题，小芯片(Chiplet)有解！

实验研究院台湾半导体研究中心(简称国研院半导体中心)副主任谢嘉民指出，过去的芯片效能提升多仰赖半导体制程改进，随着组件尺寸越接近摩尔定律物理极限，芯片微缩的难度就越高，要让芯片设计保持小体积、高效能，除了持续发展先进制程，也要着手改进芯片架构(封装)，让芯片堆栈从单层转向多层，小芯片如乐高积木「迭迭乐」的特性吸引各方关爱的眼神。

工研院信息与通讯研究所(简称资通所)组长许钧珑进一步指出，传统系统单芯片是将每一组件放在单一裸晶(IP)上，功能越多，硅芯片尺寸就越大，小芯片的做法则是将大尺寸多核心设计分散成不同的微小裸芯片，如处理器、模拟组件、储存器等，再用乐高积木的概念堆栈，以封装技术做成一颗芯片。

由于芯片数目不可能一直成长，小芯片将SoC切割成多块小芯片的概念可以把共通功能裸晶做在一起，比方基础芯片用低阶制程做，上面迭高阶制程小芯片，也就是异质整合，如此，厂商可以灵活运用，生产良率得以提升，更可以降低芯片成本。

小芯片的价值突破摩尔定律+降低成本

「小芯片」并非新概念，而是半导体先进封装技术之一，最早喊出Chiplet(小芯片)名词的是Intel和AMD，AMDRyzen时代使用的InfinityFabric技术堪称小芯片滥觞。

小芯片设计源于1970年代诞生的多芯片模块封装方式，当摩尔定律趋向3奈米、1奈米物理极限，小芯片技术可能为上游IC设计、EDATools、制造、先进封测等产业链带来颠覆性的改变。有别于原来设计在同一个SoC中的芯片，小芯片把储存、计算和讯号处理等功能模块化成裸芯片（Die），分拆成许多不同的小芯片再加以封装，达到整合效果。

传统芯片制造方法是在同一块wafer上用同一种制程打造一块芯片，为整合新功能芯片模块(SoC)而增大芯片面积，势必提高成本、降低良率，「过去封装能力不好，要把组件做小才能在每单位塞进更多芯片，想要提升每单位计算能力，封装是必要手段，小芯片封装3D立体化技术可以往上迭很多层。」谢嘉民说。

国研院半导体中心副主任庄英宗则指出，为降低功耗、提升速度、增加集成密度，半导体组件持续微缩，但微缩成本太高，也无法解决所有问题，解套方法就是让高效能芯片使用最先进制程制造，其它则使用符合经济效益的非最先进制程制造，如I/O芯片、内存芯片等，「Chiplet将电路分割成独立小芯片，各自强化功能、制程技术及尺寸，最后整合在一起，除了克服微缩挑战，还有助降低成熟芯片开发和验证成本。」这个技术趋势也会让原本使用不同工具链与设备的前后段半导体制程变得越来越相似。

市场研究公司Omdia指出，小芯片在2024年全球市场规模将达58亿美元，与2018年的6.45亿美元相较，成长约九倍之多，预估2035年市场规模将达570亿美元，特别是图形、AI、低功耗物联网（IoT）、安全引擎领域扮演重要角色。目前主要运用小芯片整合封装技术的大厂包含台积电的CoWoS/SoIC(System-on-Integrated-Chips)、Intel的2D封装技术EMIB（EmbeddedMulti-dieInterconnectedBridge）及Fovores3D封装技术、AMD的MCM(Multi-Chip-Module)芯片整合封装技术等。

小芯片发展需要克服的挑战

小芯片虽然具有异质整合优势，但目前几家国际大厂提出的小芯片解决方案主要针对超越摩尔定律(MorethanMoore)，投注的资源也最多、产能最大、效益最高，然而，单一系统芯片模块要最大化必须透过密集、高速、高带宽连结，才能确保最佳效能水平、传输速度及功耗效益，因此，未来小芯片仍有诸多挑战需克服。

【挑战1】技术问题

小芯片组装或封装仍缺乏统一标准，各大厂都有自家方案，虽然名称不同，离不开TSV和高密度技术。谢嘉民说，不论是芯片堆栈还是大面积拼接，都有制程上的挑战，「小芯片要抛薄，要用不同材料，立体化高密度下，封装技术的挑战超乎想象，比方散热、应力、讯号传递互不干扰等问题都要一一克服。」

【挑战2】质量问题

SoC是一片芯片中制造不同功能区，小芯片则是由独立芯片功能透过封装堆栈完成终极功能。与SoC不同，小芯片只要其中一个芯片出问题，整个系统都会受影响，付出的代价很高，因此，小芯片必须被独立测试、独立运作以确保质量无虞。

【挑战3】散热问题

几个甚至数十个芯片封装在同一个空间中，互联机极短，散热处理更为棘手。

【挑战4】芯片互联标准

小芯片目前还没有共通的互联标准，而是开发商与客户自定义标准。小芯片需要彼此互联的通讯互联标准才不至于互连后DeadLock(闭回路)。单一小芯片的通信系统也许可以很好地工作，但是当小芯片全部连接在一起形成芯片网络时，就可能出现死锁与流量堵塞等问题。

【挑战5】供应链整合

电子设计自动化EDA(ElectronicsDesignAutomation)工具在半导体制造中越来越重要。在小芯片模式下，EDA工具商、芯片商、封测商都要与时俱进做出改变，比方小芯片模式出现问题可能需要EDA工具从架构探索甚至物理设计方面提供全面支持，不同芯片商、封装商的进度也需要同步。

【挑战6】SdCTool

工研院资通所组长许钧珑指出小芯片仓库(IPMall）、架构探索与效能分析(SowhereDefinedChiplet)工具的重要性，前者可以依产品需求挑选不同制程、功能的小芯片，后者可以检测前者的效能与良率状况，「这个Tool可以有效评估小芯片兜在一起时的整体表现，如芯片面积、功耗、散热、讯号、成本等效益。」