Intel在处理器制程工艺上已经实现了3D晶体管的量产，现在他们又准备把3D带到NAND闪存制造中去。当然，NAND中的3D不是3D晶体管，而是3D堆栈布局，Intel高管预测现有的20nm
NAND工艺在过一两代就会进入新的3D堆栈时代了。
在上周举办的比利时微电子研究中心技术论坛会议上，Intel高级技术副总、IMFT联合CEOKeyvanEsfarjani谈论了IMFT公司对3D
NAND的一些看法。目前的非易失性NAND的Cell单元还是2D排列的，新的3D堆栈NAND将以GAA（GateAllAround）的结构形式将传统的2D
Cell单元垂直排列起来。
目前东芝在3DNAND闪存上的研究处于领先地位，去年底他们宣布使用p-BiCS（pipe-shapedBitCost
Scalable）技术在一个50nm宽的垂直通道上集成了16层NAND单元，今年开始出样，2015年量产，东芝的p-BiCS技术将晶体管以U形排列。
目前3D堆栈NAND还不够成熟，而且现有的2DNAND还未到极限，目前的主流是20nm，预计还有15nm、10nm的制程工艺可供升级，3D堆栈工艺可能在15nm节点出现。
此外，Esfarjani表示目前16层的3DNAND在成本上还不能显示出成本优势，需要64层堆栈，至少也要达到32层的水平才行。
IMFT在20nm工艺节点使用了浮栅高K金属栅极Cell结构（floating-gatehigh-Kmetal
gate）取代了34nm及25nm工艺使用的环绕式Cell结构（wrap-around），2012年时IMFT就展示过了128Gbit容量的NAND闪存，美光的M500
SSD固态硬盘使用的就是128Gbit的NAND。
泊祎回收网遵循行业规范，任何转载的稿件都会明确标注作者和来源;
发布者：泊祎回收网，转载请注明出处：https://www.huishou5.net/dianzi/65026.html
微信扫一扫 
