简介工程师在不断发展的时代所面临的挑战
紧迫的时间表有时会让工程师忽略除了VIN、VOUT和负载要求等以外的其他关键细节,将PCB应用的电源设计放在事后再添加。遗憾的是,后续生产PCB时,之前忽略的这些细节会成为难以诊断的问题。例如,在经过漫长的调试过程后,设计人员发现电路会随机出现故障,比如,因为开关噪声,导致随机故障的来源则很难追查。
此专题分两部分讨论,本文是第一部分,主要介绍在设计多轨电源时可能会忽略的一些问题。第一部分着重介绍策略和拓扑,第二部分重点讨论功率预算和电路板布局的细节,以及一些设计技巧。许多应用电路板都使用电源来偏置多个逻辑电平,本系列文章将探讨多电源电路板解决方案。旨在实现首次即正确的设计拓扑或策略。
选择繁多
对于特定的电源设计,可能有多种可行的解决方案。在下面的示例中,我们将介绍多种选择,例如单芯片电源与多电压轨集成电路(IC)。我们将评估成本和性能取舍。探讨低压差(LDO)稳压器与开关稳压器(一般称为降压或升压稳压器)之间的权衡考量。还将介绍混合方法(即LDO稳压器和降压稳压器的混合与匹配),包括电压输入至输出控制(VIOC)稳压器解决方案。
在本文中,我们将分析开关噪声,以及在开关电源设计无法充分滤波时,PCB电路会受哪些影响。从总体设计角度来看,还需考虑成本、性能、实施和效率等因素。
例如,如何根据给定的一个或多个电源实现多电源拓扑优化设计?我们将藉此深入探讨设计、IC接口技术、电压阈值电平,以及哪类稳压器噪声会影响电路。我们将分析一些基本逻辑电平,例如5V、3.3V、2.5V和1.8V晶体管-晶体管逻辑(TTL)、互补金属氧化物半导体(CMOS),及其各自的阈值要求。
本文还会提及正发射极耦合逻辑(PECL)、低压PECL(LVPECL)和电流模式逻辑(CML)等先进逻辑,但不会详细介绍。这些都是超高速接口,对于它们来说,低噪声电平非常重要。设计人员需要知道如何避免信号摆幅引起的这些问题。
在电源设计中,成本和性能要求并存,所以设计人员必须仔细考虑逻辑电平和对干净电源的要求。在公差和噪声方面,通过设计实现可靠性并提供适当裕量,也可以避免生产问题。
设计人员需要了解与电源设计相关的权衡考量哪些可实现?哪些可接受?如果设计达不到要求的性能,那么设计人员必须重新审视选项和成本,以满足规格要求。例如,多轨器件(例如ADI公司的ADP5054)可以在保持成本高效的同时提供所需的性能优势。
典型设计示例
我们先来举个设计示例。图1显示将12V和3.3V输入电源作为主电源的电路板框图。主电源必须降压,以便针对PCB应用产生5V、2.5V、1.8V,甚至3.3V电压。如果外部3.3V电源能够提供足够的电源和低噪声,那么可以直接使用3.3V输入电轨,无需额外调节,以免产生额外成本。如果不能,则可以使用12V输入电轨,通过降压至PCB应用所需的3.3V来满足电源要求。
泊祎回收网遵循行业规范,任何转载的稿件都会明确标注作者和来源;
发布者:泊祎回收网,转载请注明出处:https://www.huishou5.net/dianzi/47561.html