缩小尺寸有物理上的限制
但是，进程并不是无限缩小的。我们把晶体管缩小到20纳米左右，就会遇到量子物理问题，晶体管有漏电现象，抵消缩小l时得到的利益。作为改善方式，如右上图所示，引入了FinFET(Tri-Gate)这一概念。英特尔以前的说明表明，藕可以通过引入此技术来减少物理现象引起的漏电现象。
更重要的是，藕可以通过该方法增加Gate端和下层的接触面积。在以往的做法(左上图)中接触面只有平面，但采用FinFET(Tri-Gate)技术后接触面会变成立体，可以简单地增加接触面积。这样可以在保持相同接触面积的情况下进一步减小Source-Drain端。
后，为什么据说各大工厂进入的10纳米工艺将面临相当严峻的挑战？主要原因是一个原子的大小约为0.1纳米，10纳米的情况下，一条线在100个以下，制作上非常困难，而且如果有一个原子的缺陷，制造过程中原子会掉落，就像这样。
如果你想象不到这种困难，你可以做个小实验。桌子上把100个小球排成1010的正方形，剪下一张纸盖在球上，把旁边的球用小刷子擦掉，后做成105的长方形。这样就可以知道各大工厂面临的困境，以及实现这个目标有多困难。
三星和台积电随着近期完成14纳米、16纳米FinFET的批量生产，两者都在争夺苹果新一代iPhone芯片的代理，我们看到了相当精彩的商业竞争，同时更省电、轻薄的手机
前面介绍的芯片制造过程就像用乐高盖房子一样，首先以晶片为基础，再在上面重叠的芯片制造流程中，可以生产必要的IC芯片。但是，没有设计图，无论有多强的制造能力都没有用，所以建筑师的作用相当重要。但是IC设计的建筑师到底是谁呢？接下来介绍IC设计。
在IC生产流程中，IC多由的IC设计公司规划进行设计，联发科、高通、Intel等知名大厂自行设计IC芯片，向下游厂商提供选择不同规格、性能的芯片。因为IC是各工厂自己设计的，所以IC设计依靠工程师的技术，工程师的素质影响着企业的价值。但是工程师们在设计IC芯片时到底有那些步骤吗？设计流程可以简单地分为以下几部分。
设计的步是制定目标。
在IC设计中，重要的步骤是规格制定。这个程序就像在设计建筑物之前，决定需要多少房间、浴室、需要保护哪个建筑物法规，在确认了所有功能后再设计一样，不需要花额外的时间在后面修改。IC设计也需要经过同样的步骤，设计的芯片没有错误。
制定规格的步是决定IC的目的、性能，设定大的方向。接下来，让我们看看什么协议合适。无线网卡的芯片必须符合IEEE802.11等标准。否则，该芯片将与市售的产品不兼容，无法与其他设备在线。后，通过建立该IC的实现方法，将不同的功能分配给不同的单元，建立不同的单元间链接方法，完成了规格的制定。
设计规格后，接下来介绍芯片设计的细节。这个步骤就像初步记录建筑计划，描绘整体轮廓，便于后续制图。IC芯片使用硬件描述语言(HDL)描述电路。常用的HDL有Verilog、VHDL等，藉可以通过程序代码简单地传送IC菜单。然后，检查程序功能的正确性，继续修正直到满足期望的功能。
32bits加法器的Verilog示例。
有了电脑，事情就容易多了。
完全计划好后，接下来画平面设计图。在IC设计中，逻辑合成这一步骤是将无误的HDLcode放入电子设计自动化工具(EDAtool)，让计算机将HDLcode转换成逻辑电路，生成如下电路图。然后，反复确认该逻辑门设计图是否满足规格，修正直到功能正确。
控制单元合成后的结果。
后，将合成的程序代码放入另一个EDAtool集中，进行电路布局和绕组(PlaceAndRoute)。如果不断地进行检查，就会得到如下电路图。在图中可以看到蓝、红、绿、黄等不同的颜色，各自的颜色表示口罩。关于口罩到底怎么用呢？
泊祎回收网遵循行业规范，任何转载的稿件都会明确标注作者和来源;
发布者：泊祎回收网，转载请注明出处：https://www.huishou5.net/dianzi/101233.html
微信扫一扫 
