常用的运算芯片-用FFT芯片完成电路布局和绕组的结果。
光层重叠，芯片重叠
首先，已知一个IC生成多张掩模，这些掩模有上下层的不同，各层有各自的任务。下图是一个简单的掩模示例，以集成电路中基本的组件CMOS为例。CMOS的全名是互补金属氧化物半导体(complementarymetal-oxide-semiconductor)，将NMOS和PMOS两者结合形成COS。什么是金属氧化物半导体(MOS)？这种芯片中广泛使用的组件很难解释，一般读者也很难理解，所以在这里不怎么详细讨论。
在下图中，左边是经过电路布局和绕组形成的电路图，前面有各色表示掩模。右边是各口罩张开的样子。制作从基底层开始，按照前一个IC芯片的制造中提出的方法阶段性地制作，终制作所希望的芯片。
到目前为止，应该对IC设计有初步了解。明确了整体上IC设计是非常复杂的。另外，由于计算机辅助软件的成熟，IC设计加快了。IC设计工厂依赖于工程师的智能，这里列出的每个步骤都有知识，可以独立成为多个科目
但是，使用这些密封法的话，需要相当大的体积。现在的移动设备、可穿戴设备等需要相当多的组件，如果各个组件独立封装，则组合需要非常大的空间，因此现在与SoC(SystemOnChip)一起
智能手机刚刚兴起，在各大财经杂志上发现了SoC这个名词，SoC到底是什么呢？简单来说，就是将本来具有不同功能的IC合并成一个芯片。藉通过这个方法，不仅可以缩小体积，还可以缩小不同IC之间的距离，提高芯片的计算速度。关于制作方法，在IC设计时间分别汇总不同的IC，按照之前介绍的设计流程制作掩模。
但是，SoC不仅有好处，设计SoC还需要相当大的技术合作。如果每个IC芯片都封装在一起，每个IC芯片都有封装的外部保护，IC和IC之间的距离很远，可能不会发生相互干扰。但是把所有的IC一起包装是噩梦的开始。IC设计工厂从以往的简单设计IC变更为理解并综合各自功能的IC，增加工程师的工作量。此外，还会遇到通信芯片的高频信号可能会影响其他功能的IC等很多情况。
此外，SoC必须获得其他制造商的IP(IP)许可证，并将其他人设计的组件放在SoC中。制作SoC需要得到IC整体设计的细节，制作完整的掩模，所以SoC的设计成本也会增加。有些人可能会怀疑自己设计就行了。因为设计各种各样的IC需要关于这个IC的知识，所以只有苹果这样的很多黄金企业，才能从各知名企业挖掘顶尖工程师，设计新的IC。合作授权比自己开发的成本要高得多。
折中方案，SiP出现
相反，SiP跳到了集成芯片的舞台上。与SoC不同，购买各家IC，后将这些IC打包，从而减少IP许可的步骤，大幅降低设计成本。另外，因为它们是各自独立的IC，所以相互干扰的程度大幅度下降。
苹果watch采用SiP技术，将整个计算机体系结构封装在一个芯片中，不仅满足预期的性能，而且缩小体积，让手表有更多的空间放电电池。(source:苹果官网)
采用SiP技术产品的、有名的非苹果watch属。因为Watch的内部空间太小，无法采用现有技术，SoC的设计成本太高，SiP成为了选择。藕通过SiP技术，不仅可以缩小体积，还可以拉近各IC之间的距离，成为可执行的折衷。下图是苹果watch芯片的结构图，可以看到它含有相当多的IC。
在苹果watch上采用SiP封装的S1芯片内部配置图。(Source:chipworks)
封装完成后，在进入测试阶段，确认封装完成的IC是否正常工作，如果正确，交给出货组装工厂，制作我们看到的电子产品。至此，半导体产业完成了生产整体的任务。
泊祎回收网遵循行业规范，任何转载的稿件都会明确标注作者和来源;
发布者：泊祎回收网，转载请注明出处：https://www.huishou5.net/dianzi/101060.html
微信扫一扫 
